TY - CONF T1 - Dual gate lateral inversion layer emitter transistor for power and high voltage integrated circuits JO - IEEE International Symposium on Power Semiconductor Devices and ICs (ISPSD) PY - 2003/01/01 AU - Udugampola UNK AU - McMahon RA AU - Udrea F AU - Sheng K AU - Amaratunga GAJ AU - Narayanan EMS AU - Hardikar S AU - De Souza MM ED - SP - 216 EP - 219 Y2 - 2025/05/18 ER -